Investigadores del centro belga de investigación de semiconductores imec han introducido una arquitectura de memoria híbrida NAND-DRAM, supuestamente la primera implementación tridimensional (3D) de la tecnología de dispositivo de carga acoplada (CCD) diseñada para aplicaciones de memoria. Este desarrollo tiene como objetivo abordar el actual muro de memoria en la computación con inteligencia artificial (IA), donde las unidades de procesamiento como las GPU y los aceleradores enfrentan retrasos debido a un ancho de banda de memoria y una eficiencia energética inadecuados.
La nueva arquitectura combina la velocidad y la reescribibilidad de la DRAM con la densidad y eficiencia típicamente asociadas con el almacenamiento NAND. Históricamente, la tecnología CCD se ha utilizado en cámaras digitales, equipos de vídeo e imágenes científicas, pero la innovación de imec la reutiliza para funciones de memoria avanzadas.
La arquitectura CCD 3D permite el apilamiento vertical de celdas de memoria, a diferencia de la DRAM convencional, que organiza las celdas en un plano. Esta disposición vertical reduce los costos de fabricación y las fugas, superando las limitaciones encontradas anteriormente con la tecnología DRAM. El diseño incorpora óxido de indio, galio y zinc (IGZO) como reemplazo del silicio, lo que promete una disminución de las fugas y una mejor retención de datos en el proceso.
Imec ha demostrado velocidades de transferencia de carga superiores a 4 MHz con su prototipo, aunque actualmente utiliza un número limitado de capas apiladas. La arquitectura tiene un potencial de escalabilidad similar a la tecnología NAND, donde los chips comerciales existentes superan las 200 capas en apilamiento.
Según Maarten Rosmeulen, director de programa de memoria de almacenamiento de imec, el diseño de la arquitectura permite el acceso a datos a nivel de bloque en contraposición a la naturaleza direccionable por bytes de la DRAM tradicional, lo que la hace más adecuada para las cargas de trabajo modernas de IA. Rosmeulen afirmó que el nuevo dispositivo puede servir como memoria intermedia integrada en una arquitectura de cadena 3D NAND Flash, optimizando la rentabilidad y la densidad de bits.
Se espera que la arquitectura híbrida ofrezca una mayor resistencia y un menor desgaste, lo que podría resultar beneficioso para el entrenamiento de la IA y las tareas de inferencia en el futuro. Imec tiene planes de posicionar la arquitectura como un dispositivo Compute Express Link (CXL) tipo 3, facilitando las conexiones entre GPU, CPU y aceleradores, un factor importante a medida que los modelos de IA se expanden más allá de las capacidades de los recursos de GPU locales.
Si bien el prototipo presenta avances significativos, imec reconoce varios desafíos, incluido el comportamiento térmico, el escalado del recuento de capas y la integración práctica en los sistemas existentes. Si estos obstáculos se superan con éxito, la arquitectura híbrida puede contribuir a reducir los costos sustanciales asociados con la DRAM en la infraestructura de IA.
